A novel true random number generator design with dormand-prince based sprott-jafari chaotic system using iq-math number standard

Abstract

In this study, a novel chaos-based True Random Number Generator (TRNG) design, that will be used in secure communication and cryptography, has been implemented. The chaotic oscillator unit has been constructed by modeling Sprott-Jafari chaotic structure in FPGA in accordance with IQ-Math number standard. The random numbers have been generated by quantifying the results of the chaotic oscillator unit and in post processing unit XOR process has been carried out using FPGA-based ring oscillator structure to enhance the randomness. The differential equation of the chaotic system that used in TRNG design has been modeled using Dormand-Prince numerical algorithm method. The design has been coded in VHDL with 32-bit (16I-16Q) IQ-Math fixed-point number standard and Xilinx ISE 14.7 program has been used for the system design. The TRNG design has been synthesized and tested for Virtex-6 (XC6VLX240T-1FF1156) FPGA chip. The designed system generates 1 Mbit stream. The randomness analysis of the generated numbers has been performed with respect to international NIST 800-22 tests and the generated numbers has been successfully passed all of the randomness tests. . In future, engineering applications including secure communication and cryptography will be performed using the proposed chaos-based TRNG structure designed on FPGA.

Bu çalışmada güvenli haberleşme ve kriptografi uygulamalarında kullanılabilecek kaos-tabanlı bir yeni Gerçek Rasgele Sayı Üreteci (GRSÜ) tasarımı gerçekleştirilmiştir. Bu tasarımda, Sprott-Jafari kaotik osilatör yapısı IQ-Math sabit noktalı sayı standartlarına uygun FPGA-tabanlı modellenerek sayısal kaotik osilatör ünitesi oluşturulmuştur. Kaotik osilatör ünitesinin ürettiği sonuçlar üzerinde kuantalama işlemi yapılarak rasgele sayılar üretilmiş ve rasgelelik özelliğini kuvvetlendirmek için son işlem ünitesinde FPGA-tabanlı tasarlanan ring osilatör yapısı ile XOR yapılmıştır. GRSÜ tasarımında kullanılan kaotik sistemin diferansiyel denklemi Dormand-Prince nümerik algoritma yöntemi kullanılarak modellenmiştir. Tasarım 32-bit (16I-16Q) IQ-Math sabit noktalı sayı standardında VHDL dilinde kodlanmış ve sistem tasarımı için Xilinx ISE 14.7 programı kullanılmıştır. Yapılan GRSÜ tasarımı Virtex-6 (XC6VLX240T-1FF1156) FPGA çipi için sentezlenmiş ve test edilmiştir. Tasarlanan sistem tarafından 1 milyon sayı dizisi üretilmiştir. Üretilen sayıların rasgelelik analizi uluslararası NIST 800-22 testlerine göre yapılmış tüm testlerinden başarılı bir şekilde geçmiştir. İleriki çalışmalarda FPGA üzerinde tasarımı gerçeklenen kaos-tabanlı GRSÜ yapısı kullanılarak güvenli haberleşme ve kriptoloji gibi mühendislik uygulamaları gerçekleştirilebilir.